PDF

ELE119

Processeurs de signaux et logique programmable

6 crédits Lounis ZERIOUL EPN03 - Electroniques, électrotechnique, automatique et mesure (EEAM) Unité d'enseignement de type mixte

Publié Du 01-09-2007 au 31-08-9999

Prérequis

Avoir un niveau bac + 2, posséder des connaissances en électronique numérique combinatoire et séquentielle, en traitement de signal, en assembleur sur microprocesseur et avoir déjà utilisé un langage évolué tel que Basic, Fortran, C, Pascal...

Objectifs pédagogiques

  • Compléter sa formation en électronique numérique.
  • Programmer un processeur de signal (DSP) en C et en assembleur, pour réaliser des traitements en temps réel. 
  • Connaître les outils et les techniques de programmation de différents composants logiques programmables, principalement les FPGA, ainsi que les bases du langage VHDL.

Contenu

ELE119 est composée aux 2/3 de travaux pratiques.

Processeur des signaux (DSP)

  • Architecture des DSP, différences par rapport aux microprocesseurs
  • Chaîne d'acquisition et de traitement du signal,
  • Programmation en virgule fixe, notions d'optimisation et de profiling
  • Le DSP Texas TMS320C6713 : architecture, carte de développement, outil de développement (Code Composer)
  • Mise en œuvre de filtrages numériques, synthèse directe de fréquence, modulation et démodulation en prenant en compte les contraintes temps réels.
  • Découverte et utilisation de Code Composer.

Logique programmable

  • Les familles de circuits logiques programmables (PROM, PAL, EPLD, FPGA).
  • La technologie propre à chaque famille.
  • Les performances et les domaines d'utilisation.
  • Les outils de travail :
  • Saisie de schéma
  • Synthèse logique et langage VHDL
  • Simulation fonctionnelle et dynamique
  • Implémentation du circuit et test
  • Usage des outils XILINX.

Modalités de validation

  • Contrôle continu

Description des modalités de validation

ELE119 est composée aux 2/3 de travaux pratiques. Les 4 séances de regroupement obligatoires servent à valider sur maquette FPGA/DSP les TP réalisés en simulation à la maison. 

Il y a 2 séances à la fin de la partie FPGA et 2 séances à la fin de la partie DSP. Un examen théorique d'environ une heure est organisé à la fin de chaque partie FPGA/DSP.

Bibliographie

TitreAuteur(s)
Processeurs de signaux et logique programmable. 2 partiesC. ALEXANDRE
Designing with FPGAs and CPLDs (Prentice Hall)JESSE H. JENKINS
Circuits logiques programmables (Dunod)C. TAVERNIER

Thésaurus du Cnam :

  • Processeur de signal
  • Processeur
  • Langage VHDL

Thésaurus Formacode :

  • 30854 - langage informatique
  • 24356 - traitement signal

Secrétariat

Libellé
EPN03 - Easy
Nom du contact
Virginie Dos Santos Rance
Adresses email
virginie.dos-santos-rance@lecnam.net
Numéros de téléphone
01 40 27 24 81
Adresse postale
292 rue Saint-Martin 11-B-2
Paris Cedex 03 75141